AIを動かす半導体と聞くと、巨大なGPUやNPUを思い浮かべる方が多いでしょう。ところが、工場のロボットや自動車、医療機器のように、その場で判断する「エッジAI」では、AI計算だけ速ければ完成とはいきません。センサーを読み、異常を監視し、通信を制御しながら、限られた電力でNPUを働かせる司令塔が必要です。
そこで存在感を増しているのが、オープン標準の命令セットRISC-Vです。私が注目しているのは、RISC-VがNPUを追い出す未来ではありません。用途に合わせて調整できるRISC-Vを司令塔にし、得意なAIアクセラレーターを組み合わせる設計です。日本企業が強みを持つ自動車、産業機器、センサーの知識を、チップの中まで落とし込みやすくなるからです。
RISC-VとNPUは競争相手ではない
まず整理したいのは、RISC-VとNPUは同じ種類の技術ではないという点です。RISC-Vは主にCPUが理解する命令の約束事であり、NPUはニューラルネットワークの計算を効率よく進める専用エンジンです。車にたとえるなら、RISC-Vは運転や車内機能を統括する仕組み、NPUは大量の画像認識を引き受ける専用ユニットに近い関係です。
RISC-Vはチップそのものではなく「命令の共通語」
RISC-V Internationalが管理するRISC-Vは、誰でも仕様を参照して実装できるオープン標準のISA（命令セットアーキテクチャ）です。最小限の基本命令に、浮動小数点、ベクトル処理などの拡張を組み合わせられます。企業が用途独自の命令を加えられる余地もあり、完成品のCPUを買うだけでなく、自社製品に合わせて中身を設計する選択肢が生まれます。
ただし、「RISC-Vなら設計図も製品もすべて無料」という意味ではありません。公開されているのは命令の仕様であり、それを実装したCPUコアや設計ツール、半導体製品はオープンにも商用にもできます。この違いを飛ばすと、急に魔法のチップの話になってしまいます。
NPUは行列計算に集中する専門家
NPUは、画像認識や音声認識で繰り返される行列・ベクトル演算を、少ない電力で大量に処理するための回路です。一方、センサー入力、OS、通信、例外処理、機器の安全制御までNPUだけに任せるのは得策ではありません。汎用処理に強いCPUとAI計算に強いNPUを同じSoCに収め、仕事を分担するのが現実的です。
| 構成要素 | 主な役割 | 得意な処理 | エッジAIでの位置づけ |
|---|---|---|---|
| RISC-V CPU | 機器全体の制御 | OS、通信、分岐、例外処理 | NPUやセンサーを束ねる司令塔 |
| NPU | AI推論の高速化 | 行列・ベクトル演算 | 画像、音声、時系列データの認識 |
| 専用アクセラレーター | 特定処理の最適化 | 画像前処理、暗号、信号処理 | 製品固有の負荷を省電力化 |
つまり注目点は「RISC-VかNPUか」ではなく、「RISC-VとどのNPUを、どんなソフトウェアで結ぶか」です。ここに日本企業が製品分野の知識を生かせる余地があります。
日本企業の開発はすでに製品と実証へ進んでいる
国内の取り組みは、まだ一枚岩ではありません。量産マイコン、車載NPU、設計ツール、先端プロセスのAIアクセラレーターが別々の速度で進んでいます。そのため「日本製RISC-V AIチップが完成した」と一括りにするより、各社がどの層を担当しているかを見るほうが実像に近づけます。
デンソーはRISC-Vと車載NPUを実際に組み合わせる
最も分かりやすい具体例がデンソーです。同社は2024年、米Quadricと車載向けNPUの共同開発を発表しました。デンソーの発表によると、デンソーのRISC-VベースプロセッサとQuadricのChimera GPNPUを組み合わせます。プロセッサIPは自動車機能安全規格ISO 26262の最高水準であるASIL Dに準拠すると説明されています。
この構成が示すのは、RISC-VがAI計算を全部引き受けるのではなく、安全制御を含む車載システムの土台となり、NPUが認識処理を担当する姿です。自動車では同じ車種でも機能更新が続きます。行列、ベクトル、スカラー処理を柔軟に扱うNPUと、制御側を調整しやすいCPUを結ぶ考え方には筋があります。
ルネサスは量産マイコンでRISC-Vを現場へ運ぶ
ルネサス エレクトロニクスは2024年、自社開発の32ビットRISC-V CPUコアを搭載した汎用マイコン「R9A02G021」を発売し、量産を開始しました。同社の製品発表では、IoTセンサー、家電、医療機器、産業システムなどを用途に挙げています。
この製品にNPUが載っているわけではありません。そこは混同できない大切な点です。それでも、RISC-VのCPU、開発ボード、ツールが商用製品として手に入ることは、エッジAI機器の制御側を試す入口になります。華やかなAI性能の数字より、開発者が実物を買って動かせることのほうが、普及の初期には効くものです。
NEDOの共同事業はチップだけでなく開発環境をつくった
NEDOの「RISC-Vシステム設計プラットフォームの研究開発」には、東京科学大学、東京大学、セイコーエプソン、デンソー、京都マイクロコンピュータ、OTSLが参加しました。狙いは、命令を拡張できるRISC-Vプロセッサとハードウェアアクセラレーターを組み合わせ、エッジAI・IoT向けSoCを設計しやすくすることです。
NEDOが2025年に公表した成果では、京都マイクロコンピュータのリアルタイム開発基盤「SOLID」がRISC-Vに対応しました。既存のArm向け開発に近い使い勝手を目指し、リアルタイムOS、コンパイラ、デバッガ、自動バグ検出などを連携させています。チップの性能だけでなく、「どう開発し、どう不具合を見つけるか」に踏み込んでいる点が重要です。
先端領域ではLSTCとRapidusの計画も動く
より高性能な側では、技術研究組合最先端半導体技術センター（LSTC）が、2ナノ世代のエッジAIアクセラレーター開発でTenstorrentのRISC-V CPUとチップレット技術を選定しています。経済産業省の事業資料にも、RISC-VエコシステムのCPUとオープンなチップレット構造を利用する計画が示されています。製造ではRapidusとの連携が想定されています。
これは量産済み製品ではなく、研究開発と事業化に向けた計画です。ただ、CPU、AI演算部、入出力を小さなチップに分けて組み合わせるチップレットは、RISC-Vのモジュール性と相性がよい考え方です。チップレットの接続規格については、Tomorrow AIの「AIチップは分解して強くなる？」でも詳しく紹介しています。
RISC-Vが日本のAIチップに効く三つの理由
日本企業が最先端GPUの規模だけで正面勝負するのは簡単ではありません。一方で、車載、工場設備、ロボット、計測機器では、現場ごとの制約を知る企業が設計を主導できます。RISC-Vの価値は、半導体の勝負を計算量だけから「製品全体の最適化」へ少し引き戻すところにあります。
製品固有の処理を命令と回路へ落とし込める
工場の振動監視なら時系列信号、自動車ならカメラやレーダー、補聴器なら音声と、エッジAIの入力はばらばらです。RISC-Vは基本命令を保ちながら用途固有の拡張を加えられるため、頻繁に使う処理を短い命令や専用回路へ割り当てられます。汎用CPUで何度も回す処理を減らせれば、応答時間と消費電力の改善が期待できます。
NPUの周辺まで一つの設計として扱える
NPUが速くても、画像の取り込みや前処理、メモリー転送で待ち時間が増えれば、製品全体は速くなりません。RISC-V CPU、NPU、センサー用回路、セキュリティ機能を一つのSoCとして設計し、データの移動を短くすることが大切です。NEDOの共同事業がハードウェアとソフトウェアの協調設計を重視したのも、このためです。
設計資産を握りながら外部IPも選べる
オープンな命令仕様があれば、CPUの供給元を一社に固定せず、自社開発コア、商用IP、大学発の設計を用途に応じて検討できます。すべてを国産化するという話ではありません。デンソーが海外企業のNPUと自社側のRISC-V資産を組み合わせるように、重要な制御部分は握りつつ、優れた外部技術を取り込めることが強みです。
開かれた命令だけでは製品は完成しない
自由度が高い設計には、別の顔もあります。選べる拡張やNPUが増えるほど、ソフトウェアの互換性、検証、長期保守は複雑になります。RISC-Vを採用しただけで開発費が下がるとは限らず、むしろ最初は自社で引き受ける仕事が増える場合もあります。
AIモデルを動かすソフトウェアが分断されやすい
AI開発者が使う学習フレームワークと、チップが理解する命令の間には、コンパイラ、演算ライブラリ、ドライバー、実行環境が挟まります。NPUごとに変換方法が違えば、同じAIモデルでも作り直しが必要です。CPU側がRISC-Vで共通化されても、NPU側のソフトウェアが閉じたままでは、乗り換えの自由は限定されます。
車載と産業機器では検証の重さから逃げられない
自動車や工場設備は、数年で買い替えるスマートフォンとは時間軸が違います。異常時に安全側へ移る設計、サイバー攻撃への耐性、十年以上の保守が求められます。命令を独自拡張するほど、その命令が正しく動くか、コンパイラが誤ったコードを出さないかまで確認範囲が広がります。自由は魅力ですが、検証書類まで自由にはなってくれません。
採用判断では四つの条件を見たい
- 既存のArmや独自CPUより、消費電力や部品点数を実測で減らせるか
- 使いたいAIモデルを変換・更新できるソフトウェアが揃っているか
- 安全、セキュリティ、リアルタイム性を製品期間中に保証できるか
- 独自拡張の保守費用を、量産台数と製品価値で回収できるか
この四条件を満たせなければ、成熟した既存CPUと市販NPUを使うほうが合理的です。RISC-Vの採用は目的ではなく、製品の電力、性能、供給、保守を改善するための手段にすぎません。
5年後と10年後、日本の勝ち筋はどこにあるか
ここからは現在の製品と研究開発を土台にした予測です。重要なのは、RISC-V搭載数が増えることそのものではありません。日本の製造業が持つ現場データと安全設計を、更新可能なAIチップへ結びつけられるかどうかです。
5年後は用途別の「小さな専用SoC」が増える
2031年ごろまでには、RISC-V CPUと中小規模のNPUを組み合わせたSoCが、産業カメラ、予知保全、車内監視、サービスロボットなどで増えると見ています。クラウドへ全データを送らず、その場で異常だけを判断すれば、通信費と遅延を抑え、機密データも外へ出しにくくできます。
ただし、各社がゼロからCPUを設計する姿にはなりにくいでしょう。認証済みの商用RISC-Vコア、共通の開発基盤、用途別NPUを組み合わせ、差が出るセンサー処理と安全制御だけを独自化する形が現実的です。NEDO事業で開発環境まで整えた意味は、ここで効いてきます。
10年後はチップレットでAI機能を交換する可能性がある
2036年ごろ、チップレット間の接続とソフトウェアが十分に標準化されれば、RISC-Vの制御チップ、NPU、センサー入出力を製品ごとに組み替える設計が広がる可能性があります。AIモデルの世代が変わったとき、SoC全体を設計し直すのではなく、AI演算部分だけ更新する発想です。
日本にとっては、最先端の巨大チップを一種類つくるより、車載品質の制御部、低消費電力センサー、製造しやすいパッケージを部品として磨く道が見えてきます。Rapidusの先端製造が計画通り立ち上がり、国内外の設計IPを柔軟に使えるなら、設計と製造を結ぶ選択肢も増えるでしょう。
予測が外れるとすればソフトウェアと量産規模が壁になる
この未来が実現しない条件もあります。RISC-V向けAIソフトウェアがNPUごとに分断されたまま、独自拡張の検証費が下がらず、量産規模も確保できなければ、既存のArm系CPUと大手NPUの組み合わせが優位を保ちます。AI向けのベクトル・行列拡張が収束せず、モデル更新のたびに作業が増える場合も普及は鈍ります。
それでも、デンソーの車載NPU、ルネサスの量産マイコン、NEDOの開発基盤が同時に存在することは、国内の動きが研究室だけにとどまっていない証拠です。RISC-Vが日本のAIチップを強くするかどうかは、命令仕様の開放性ではなく、NPU、ツール、安全設計、量産を一つの製品へ束ねられるかで決まります。派手な主役はNPUでも、その力を現場へ届ける司令塔として、RISC-Vは静かに重要になりそうです。
